فایل ورد مقاله يک روش نوين درطراحيو بهينه سازي سلول تمام جمع کنندهتک بيتي با به کارگيري سلولGDIجهت کاهش تعداد ترانزيستورها و مصرف توان پايين

لینک دانلود

 فایل ورد مقاله يک روش نوين درطراحيو بهينه سازي سلول تمام جمع کنندهتک بيتي با به کارگيري سلولGDIجهت کاهش تعداد ترانزيستورها و مصرف توان پايين دارای 8 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد فایل ورد مقاله يک روش نوين درطراحيو بهينه سازي سلول تمام جمع کنندهتک بيتي با به کارگيري سلولGDIجهت کاهش تعداد ترانزيستورها و مصرف توان پايين  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ريختگي احتمالي در متون زير ،دليل ان کپي کردن اين مطالب از داخل فایل ورد مي باشد و در فايل اصلي فایل ورد مقاله يک روش نوين درطراحيو بهينه سازي سلول تمام جمع کنندهتک بيتي با به کارگيري سلولGDIجهت کاهش تعداد ترانزيستورها و مصرف توان پايين،به هيچ وجه بهم ريختگي وجود ندارد


بخشی از متن فایل ورد مقاله يک روش نوين درطراحيو بهينه سازي سلول تمام جمع کنندهتک بيتي با به کارگيري سلولGDIجهت کاهش تعداد ترانزيستورها و مصرف توان پايين :


محل انتشار: دومین همایش ملی فناوری های نوین در مهندسی برق و کامپیوتر
تعداد صفحات:8
نویسنده(ها):
مهدی شیرالی – دانشگاه آزاد اسلامی، واحد بوشهر، گروه مهندسی برق و مخابرات، بوشهر، ایران
حسین حیاتی – دانشگاه خلیج فارس بوشهر، ، گروه علوم پایه ، بوشهر، ایران
بهروز قدیمی – دانشگاه آزاد اسلامی، واحد بوشهر، گروه مهندسی برق و مخابرات، بوشهر، ایران
عباس زنگنه نژاد – دانشگاه آزاد اسلامی، واحد بوشهر، گروه مهندسی برق و مخابرات، بوشهر، ایران

چکیده:
در اینمقاله سلول تمام جمع کننده ای با کارائی بالا و قابلیت کار با ولتاژهای پایین ارائه می شود و مدار پیشنهادی از نظر سرعت، توان مصرفی،نسبت به دیگر مدارات مطرح شده از موقعیت خوبی برخوردار خواهد بود. در این تحقیق با معرفی ومرور ویژگی ومعایب برخی ازسلول های تمام جمع کننده قبلی، سعی در ارائه سلول تمام جمع کننده ای با کارائی بالا و قابلیت کار با ولتاژهای پایین و فرکانس بالا در تکنولوژی CMOSداریم و نتایج شبیه سازی که توسط نرم افزارهایCosmosScope وHspiceبر پایه تکنولوژی 09 نانومتر، فرکانس،1GHZ در دمای اتاق، فرکانس کار یکسان و منابع تغذیه متفاوت است. شبیه سازی تمامی مدارها راانجام می دهیم تا تاخیر هر سلول، توان مصرفی و حاصل ضرب توان در تاخیرPDP رامحاسبه نماییم.هدف آن است که حتی الامکان طرح ارائه شده نسبت به دیگر مدارها از لحاظ سرعت و توان مصرفی برتری داشته باشد

توضیحات بیشتر